引言
在現(xiàn)代芯片制造工藝中，光刻是最非常重要的一個步驟，其過程采用類似照相機的原理，光刻機發(fā)出的光通過具有圖形的掩模版在晶圓上進行曝光成像，從而實現(xiàn)將電路圖轉(zhuǎn)印到晶圓上。在理想情況下，晶圓上的成像圖形會與掩模版上的布局設(shè)計完全一樣。但是，當掩模版圖形的關(guān)鍵尺寸小于曝光波長的時候，由于衍射效應(yīng)晶圓上的成像會失真，從而與掩模版的布局圖形不是很吻合，此時就需要計算光刻OPC(Optical Proximity Correction)技術(shù)對掩模版的圖形進行修正，從而保證印在晶圓上的圖形符合最初的設(shè)計。
東方晶源從創(chuàng)立之初便聚焦計算光刻領(lǐng)域，推出PanGen平臺。經(jīng)過近十年的發(fā)展PanGen已經(jīng)成為集合精確的制程仿真、DRC、SBAR、OPC、LRC、DPT及SMO等完整功能鏈條的平臺。同時，通過豐富、大量的產(chǎn)線應(yīng)用，已經(jīng)成為國內(nèi)計算光刻領(lǐng)域的開拓者、領(lǐng)導(dǎo)者。近期，結(jié)合產(chǎn)業(yè)應(yīng)用及發(fā)展痛點，東方晶源推出兩款新產(chǎn)品PanGen DMC和PanGen DFO。本文將對其中之一的PanGen DMC的研發(fā)背景、應(yīng)用及成果進行詳細介紹。
隨著技術(shù)節(jié)點的演進，工藝本身變得越來越復(fù)雜，Designer愈發(fā)難以對工藝有全面、系統(tǒng)的認識，導(dǎo)致新產(chǎn)品在工藝端流片時需要反復(fù)迭代，經(jīng)歷更長時間的Yield Ramping，增加了芯片投產(chǎn)的成本，也延長了產(chǎn)品面市的時間。據(jù)麥肯錫統(tǒng)計，目前半導(dǎo)體行業(yè)內(nèi)新產(chǎn)品從導(dǎo)入流片到最終良率(Yield)ramp up，大概需要12~18個月反復(fù)迭代，如果Designer能提前獲得更多、更全面的工藝信息，則這個過程可以大大簡化和加速，進而提升良率、降低成本。
圖片來自麥肯錫官網(wǎng)
東方晶源基于堅實的計算光刻平臺PanGen和豐富產(chǎn)業(yè)實踐經(jīng)驗，創(chuàng)新性的開發(fā)了PanGen DMC(Design Manufacturability Check)產(chǎn)品，其內(nèi)嵌D2C(Design To Contour)快速光刻反饋引擎，能夠?qū)AB 全套OPC Recipe解決方案以AI模型的方式進行打包，從而使用戶可以基于原始Design快速、精準估計該Design最終硅片上的形貌(Contour)，進而提前預(yù)知設(shè)計版圖存在的潛在風險。
D2C引擎能夠準確的捕捉整套OPC Recipe的行為，給出和完整OPC Recipe非常接近的Contour結(jié)果。從下圖可以直觀的看出，對不同幾何特性的Metal和Via工藝層(Layer)，D2C給出的Contour和完整OPC Recipe給出的Contour幾乎是貼合在一起，即便是綜合計算多個工藝條件下的PV Band(Peak and Valey Band)，其結(jié)果也是非常接近。
以一個完整的28nm節(jié)點的RISC-V full chip版圖為例，D2C給出的Contour和完整OPC Recipe給出的Contour在不同的工藝條件下(PW conditions)的差距基本上小于1nm，并且運算速度遠高于完整OPC Recipe，目前版本實測可提速約 80倍。
隨著工藝技術(shù)日趨復(fù)雜，僅僅靠抽象的規(guī)則很難將整套工藝的方方面面全都包括進去，因此一個設(shè)計版圖通過了基于規(guī)則的DRC(Design Rule Check)檢查并不意味著其可以在工藝端有良好的表現(xiàn)。而PanGen DMC可以預(yù)估設(shè)計版圖最終的光刻形貌，以更加全面、直觀的方式提供工藝端的反饋。此外，DRC檢查只是告知一個非黑即白的是否違例的結(jié)論，一定程度的違例到底會在工藝端帶來多大的影響無從得知。而PanGen DMC基于模型能以非常可視化的方式將影響呈現(xiàn)給用戶，幫助用戶在實踐中根據(jù)情況對違例處理進行權(quán)衡。故而無論對制造端還是設(shè)計端，該產(chǎn)品都可以作為現(xiàn)有DRC(Design Rule Check)工具非常有力的補充，在尊重客戶已有工作流程的基礎(chǔ)上，幫助客戶于DRC檢查之外更全面的發(fā)現(xiàn)版圖在工藝可制造性方面的風險，從而加速迭代、降低時間成本，使新的芯片產(chǎn)品在流片過程中能更快拉升良率，更早推向市場。
（來源：東方晶源）
