良率是衡量芯片是否符合標(biāo)準(zhǔn)、計算晶圓成本以及決定是否量產(chǎn)的重要指標(biāo)。良率越高，最終實際分?jǐn)偟矫恳活w正常芯片上的成本就越低。目前，集成電路的晶體管數(shù)量、功耗和性能已經(jīng)很難像過去40年那樣，順暢地按照摩爾定律演進，其制備工藝難度越來越大，成本也十分昂貴。對于尖端的邏輯晶圓廠來說，1%良率的提升意味著將近1.5億美元的利潤提升。
更重要的是，我們看到的良率是生產(chǎn)線上各道流程良率的乘積：如果每一道工序的良率為99%，經(jīng)過300道工序后的良率僅為5%，而經(jīng)過600道工序后的良率為0.24%，將無法進行量產(chǎn)。良率可能受到環(huán)境、材料、工藝等各方面因素影響，因而需要系統(tǒng)性地對可能影響良率的因素進行控制，可以說良率管理能力是生產(chǎn)企業(yè)的核心競爭力，它關(guān)乎晶圓廠的生死，有時候為了良率甚至需要犧牲一部分性能。
東方晶源自2014成立伊始，就專注于集成電路制造良率管理領(lǐng)域，主要產(chǎn)品包括納米級檢測/量測設(shè)備以及芯片制造相關(guān)EDA工具。經(jīng)過近十年的快速發(fā)展，公司已成功推出多款重量級產(chǎn)品，形成多元化的芯片制造良率管理產(chǎn)品矩陣。其中，自主研發(fā)的計算光刻軟件(OPC)、納米級電子束缺陷檢測裝備(EBI)、12英寸和6/8英寸關(guān)鍵尺寸量測裝備(CD-SEM)四款產(chǎn)品，填補多項國內(nèi)市場空白。上述產(chǎn)品均為國內(nèi)率先經(jīng)過產(chǎn)線驗證并實現(xiàn)訂單的應(yīng)用級產(chǎn)品，通過持續(xù)迭代升級領(lǐng)跑國內(nèi)相關(guān)領(lǐng)域發(fā)展。
此外，依托東方晶源董事長兼CTO俞宗強博士提出的HPO?良率最大化技術(shù)路線和產(chǎn)品設(shè)計理念，通過高精度檢測裝備+EDA軟件工具的聯(lián)動，消除芯片設(shè)計與制造過程中各環(huán)節(jié)的信息差，提高效率，降低制造成本，最終降低芯片制造門檻 ，對中國集成電路制造領(lǐng)域?qū)崿F(xiàn)技術(shù)跨越具有重要意義。
計算光刻軟件領(lǐng)銜 積極布局芯片制造EDA領(lǐng)域
東方晶源計算光刻軟件PanGen，是國內(nèi)首款且成功在國內(nèi)主流邏輯和存儲Fab先進制程節(jié)點進行量產(chǎn)應(yīng)用的OPC軟件。CPU+GPU混合超算架構(gòu)、反向計算光刻ILT等前沿技術(shù)的運用，令PanGen具有出眾的性能。同時PanGen計算光刻平臺已具備完整的功能鏈條，包括精確的制程仿真、DRC、SBAR、ILT、OPC、DPT以及SMO，可提供全套計算光刻解決方案，領(lǐng)跑國內(nèi)相關(guān)領(lǐng)域發(fā)展。
良率管理軟件YieldBook依托于公司領(lǐng)先的計算光刻OPC技術(shù)和電子束設(shè)備產(chǎn)品，結(jié)合自主開發(fā)的D2DB和DTCO技術(shù)，實現(xiàn)芯片研發(fā)與生產(chǎn)制造全過程的數(shù)據(jù)管理，有力支持芯片制造全流程一體化良率管理和提升。目前已在主流Logic Fab 28nm產(chǎn)線驗證中，即將進入另一個大型Fab進行驗證。
嚴(yán)格光刻仿真軟件PanSim依托于物理模型對光刻過程進行仿真，精確模擬各種光刻工藝條件，為光刻工藝工程師在進行新技術(shù)節(jié)點研發(fā)和改進生產(chǎn)工藝階段提供重要參考，可大大降低研發(fā)成本。目前，PanSim已經(jīng)在客戶端進行驗證。
蓄力出新，電子束檢測量測領(lǐng)域優(yōu)勢不斷擴大
東方晶源電子束缺陷復(fù)檢設(shè)備DR-SEM(型號：SEpA-r600)可滿足28nm及以上邏輯、3D-NAND、DRAM制程的缺陷復(fù)檢需求，具備全自動Review、結(jié)構(gòu)透視和元素分析能力，D2D算法的加持令設(shè)備具有優(yōu)秀的捕獲率。目前已出機到客戶端進行產(chǎn)線驗證，獲得多個訂單。
電子束缺陷檢測設(shè)備EBI已進入28nm產(chǎn)線全自動量產(chǎn)超過2年，Uptime超過90%，UT(設(shè)備使用率)超過80%，電子束圖形分辨率、最大視場、關(guān)鍵缺陷抓取率等關(guān)鍵指標(biāo)已達到行業(yè)主流水平。
12英寸、6/8英寸關(guān)鍵尺寸量測設(shè)備CD-SEM均已進入產(chǎn)線量產(chǎn)多時，可支持Line/Space、Hole/Elliptic、LER/LWR等多種量測場景，滿足多種成像需求。此外，東方晶源CD-SEM還具備基于設(shè)計版圖文件離線編輯Recipe功能(選配項)。
首屆IDAS設(shè)計自動化產(chǎn)業(yè)峰會將于9月18日在武漢中國光谷科技會展中心舉行。屆時，東方晶源微電子科技(北京)股份有限公司董事長兼CTO俞宗強博士將為我們帶來題為《打造中國EDA+全流程工具鏈——芯片制造從藝術(shù)到科學(xué)到智能》的演講，與大家分享后摩爾時代芯片制造將會有怎樣的新機遇、新挑戰(zhàn)。
同時，東方晶源也將攜產(chǎn)品亮相展臺，與產(chǎn)業(yè)上下游及同行交流分享，加強合作。
展商風(fēng)采
東方晶源微電子科技(北京)股份有限公司
展位號：D2
大會預(yù)計邀請國內(nèi)外300+半導(dǎo)體上下游企業(yè)、600+技術(shù)大咖、50+院士及專家學(xué)者、50+重磅嘉賓進行主題演講，涵蓋了從器件和電路級到系統(tǒng)級、從模擬到數(shù)字設(shè)計以及制造等EDA相關(guān)話題。屆時還有幾十多家頭部企業(yè)攜最新產(chǎn)品參展，方便EDA各產(chǎn)業(yè)鏈企業(yè)進行合作交流。
本次IDAS設(shè)計自動化產(chǎn)業(yè)峰會由一場主論壇和多場平行主題分論壇組成。其中，分論壇主題初擬為：數(shù)字邏輯設(shè)計與驗證領(lǐng)域，物理實現(xiàn)領(lǐng)域，泛模擬與封裝領(lǐng)域，工藝模型領(lǐng)域，晶圓制造領(lǐng)域、存儲器設(shè)計與制造企業(yè)專場等方向。同時，峰會現(xiàn)場還設(shè)置了30+個展臺，將為產(chǎn)業(yè)提供成果展示與交流合作平臺。大會旨在助力EDA產(chǎn)業(yè)提升影響力，促進EDA工具發(fā)展和創(chuàng)新以及促進EDA產(chǎn)業(yè)的交流合作。
大會議程與參與方式
（東方晶源）
