元件充電模式(CDM) ESD被認為是代表ESD充電和快速放電的首要實際ESD模型，能夠恰如其分地表示當今集成電路(IC)制造和裝配中使用的自動處理設備所發(fā)生的情況。到目前為止，在制造環(huán)境下的器件處理過程中，IC的ESD損害的最大原因是來自充電器件事件，這一點已廣為人知。1
充電器件模型路線圖
對IC中更高速IO的不斷增長的需求，以及單個封裝中集成更多功能的需要，推動封裝尺寸變大，因而維持JEP1572, 3中討論的推薦目標CDM級別將是一個挑戰(zhàn)。還應注意，雖然技術擴展對目標級別可能沒有直接影響(至少低至14 nm)，但這些高級技術改進了晶體管性能，進而也能支持更高IO性能(傳輸速率)，因此對IO設計人員而言，實現(xiàn)當前目標級別同樣變得很困難。由于不同測試儀的充電電阻不一致，已公布的ESD協(xié)會(ESDA)截止20204年路線圖建議，CDM目標級別將需要再次降低，如圖1所示。
圖1.2010年及以后的充電器件模型靈敏度限值預測(版權所有?2016 EOS/ESD協(xié)會)
快速瀏覽圖1不會發(fā)現(xiàn)CDM目標級別有明顯變化，但進一步查閱ESDA提供的數(shù)據(jù)(如圖2所示)可知，CDM ESD目標級別的分布預期會有重大變化。
圖2.充電器件模型靈敏度分布組別前瞻(版權所有?2016 EOS/ESD協(xié)會)
為何討論此變化很重要?它指出了需要采用一致的方法來測試整個電子行業(yè)的CDM，應排除多種測試標準所帶來的一些不一致性?，F(xiàn)在，確保制造業(yè)針對ESDA討論的CDM路線圖做好適當準備比以往任何時候都更重要。這種準備的一個關鍵方面是確保制造業(yè)從各半導體制造商收到的關于器件CDM魯棒性水平的數(shù)據(jù)是一致的。對一個協(xié)調(diào)一致的CDM標準的需求從來沒有像現(xiàn)在這樣強烈。再加上持續(xù)不斷的技術進步，IO性能也會得到提高。這種對更高IO性能的需要(以及降低引腳電容的需要)，迫使IC設計人員別無選擇，只能降低目標級別，進而需要更精密的測量(在ANSI/ESDA/JEDEC JS-002中有說明)。
新聯(lián)合標準
在ANSI/ESDA/JEDEC JS-002之前有四種現(xiàn)存標準：傳統(tǒng)的JEDEC (JESD22-C101)5、ESDA S5.3.16、AEC Q100-0117和EIAJ ED-4701/300-2標準8。ANSI/ESDA/JEDEC JS-002(充電器件模型、器件級別)9代表了將這四種現(xiàn)有標準統(tǒng)一為單一標準的一次重大努力。雖然所有這些標準都產(chǎn)生了有價值的信息，但多種標準的存在對行業(yè)不是好事。不同方法常常產(chǎn)生不同的通過級別，多種標準的存在要求制造商支持不同的測試方法，而有意義的信息并無增加。因此，以下兩點非常重要：IC充電器件抑制能力的單一測量水平是廣為人知的，以確保CDM ESD設計策略得到正確實施;IC的充電器件抑制能力同它將接觸到的制造環(huán)境中的ESD控制水平一致。
為了解決這個問題，2009年成立的ESDA和JEDEC CDM聯(lián)合工作小組(JWG)開發(fā)了JS-002。此外，JWG希望根據(jù)引入場感應CDM (FICDM)以來所獲得的經(jīng)驗教訓對FICDM進行技術改進10。最后，JWG希望盡量減少對電子行業(yè)的沖擊。為了減少行業(yè)沖擊，工作小組決定，聯(lián)合標準不應要求購買全新場感應CDM測試儀，并且通過/失敗水平應盡可能與JEDEC CDM標準一致。JEDEC標準是使用最廣泛的CDM標準，因此JS-002與當前制造業(yè)對CDM的理解保持一致。
雖然JEDEC和ESDA的測試方法非常相似，但兩種標準之間有一些不同之處需要化解。JS-002還試圖解決一些技術問題。一些最重要問題列示如下。
標準之間的差異
? 場板電介質(zhì)厚度
? 用于驗證系統(tǒng)的驗證模塊
? 示波器帶寬要求
? 波形驗證參數(shù)
標準的技術問題
? 測量帶寬要求對CDM而言太慢
? 人為地讓JEDEC標準中的脈沖寬度很寬
為了達成目標并實現(xiàn)統(tǒng)一，作出了如下硬件和測量選擇。在為期五年的文件編制過程中，工作小組進行了大量測量才作出這些決定。
硬件選擇
? 使用JEDEC電介質(zhì)厚度
? 使用JEDEC“硬幣”進行波形驗證
? 禁止在放電路徑中使用鐵氧體
測量選擇
? 系統(tǒng)驗證/驗收需要最低6 GHz帶寬的示波器
? 例行系統(tǒng)驗證允許使用1 GHz示波器
盡量減少數(shù)據(jù)損壞并討論隱藏電壓調(diào)整
? 讓目標峰值電流與現(xiàn)有JEDEC標準一致
? 指定與JEDEC壓力級別匹配的測試條件;對于JS-002測試結果，指的是測試條件(TC);對于JEDEC和AEC，指的是伏特(V)
? 對于JS-002，調(diào)整場板電壓以提供與傳統(tǒng)JEDEC峰值電流要求對應的正確峰值電流
確保較大封裝完全充電
? 為確保較大封裝完全充電，引入了一個新的程序
下面說明這些改進。
JS-002硬件選擇
JS-002 CDM硬件平臺代表了ESDA S5.3.1探針組件或測試頭放電探針同JEDEC JESD22-C101驗證模塊和場板電介質(zhì)的結合。圖3所示為硬件對比。ESDA探針組件的放電路徑中沒有特定鐵氧體。FICDM測試儀制造商認為，鐵氧體是必要的，增加鐵氧體可提高500 ps的半峰全寬(FWHH)額定最小值，并將Ip2(第二波峰)降至第一波峰Ip1的50%以下，從而滿足傳統(tǒng)JEDEC要求。JS-002去掉了此鐵氧體，從而消除了放電中的這種限制因素，使得放電波形更準確，高帶寬示波器在Ip1時看到的振鈴現(xiàn)象不再存在。
圖3.JEDEC和JS-002平臺硬件原理圖
圖4顯示了ESDA和JEDEC CDM標準驗證模塊的區(qū)別。ESDA標準提供兩個電介質(zhì)厚度選項，并結合驗證模塊(第二個選項是模塊和場板之間有一層最多130 μm的額外塑料薄膜，用于測試帶金屬封裝蓋的器件)。JEDEC驗證模塊/FR4電介質(zhì)代表一個單一小/大驗證模塊和電介質(zhì)選項，支持它的JEDEC標準用戶要多得多。
圖4.ESDA和JEDEC驗證模塊比較JS-002使用JEDEC模塊。
JS-002測量選擇
在JS-002標準制定的數(shù)據(jù)收集階段，CDM JWG發(fā)現(xiàn)需要更高帶寬的示波器才能精確測量CDM波形。1 GHz帶寬示波器未能捕捉到真正的第一峰值。圖5和圖6說明了這一點。
圖5.大JEDEC驗證模塊在500 V JEDEC時與JS-002 TC500在1 GHz時的CDM波形
圖6.大JEDEC驗證模塊在500 V JEDEC時與JS-002 TC500在6 GHz時的CDM波形
例行波形檢查，例如每日或每周的檢查，仍可利用1 GHz帶寬示波器進行。然而，對不同實驗室測試站點的分析表明，高帶寬示波器能提供更好的站點間相關性。11例行檢查和季度檢查推薦使用高帶寬示波器。年度驗證或更換/修理測試儀硬件之后的驗證需要高帶寬示波器。
表1.JS-002波形數(shù)據(jù)記錄表示例，顯示了造成TC(測試條件)電壓的因素9
測試儀CDM電壓設置
CDM JWG同時發(fā)現(xiàn)，對于不同測試儀平臺，為了獲得符合先前ESDA和JEDEC標準的標準測試波形，實際板電壓設置需要有相當大的差異(例如，特定電壓設置為100 V或更大)。這在任何標準中都沒有說明。JS-002唯一地確定了將第一峰值電流(以及測試條件所代表的電壓)縮放到JEDEC峰值電流水平所需的偏移或因數(shù)。JS-002附錄G對此有詳細說明。表1顯示了一個包含此特性的驗證數(shù)據(jù)實例。
在設定測試條件下確保超大器件完全充電
在JS-002開發(fā)的數(shù)據(jù)收集階段還發(fā)現(xiàn)了一個與測試儀相關的問題：放電之前，某些測試系統(tǒng)未將大驗證模塊或器件完全充電到設定電壓。不同測試系統(tǒng)的大值場板充電電阻(位于充電電源和場板之間的串聯(lián)電阻)不一致，影響到場板電壓完全充電所需的延遲時間。結果，不同測試儀的第一峰值放電電流可能不同，影響CDM的通過/失敗分類，尤其是大器件。
因此，工作小組撰寫了詳實的附錄H(“確定適當?shù)某潆娧舆t時間以確保大模塊或器件完全充電”)，描述了用于確定器件完全充電所需延遲時間的程序。當出現(xiàn)峰值電流飽和點(Ip基本保持穩(wěn)定，設置更長的延遲時間也不會使它改變)時，說明達到了適當?shù)某潆娧舆t時間，如圖7所示。確定此延遲時間，確保放電之前，超大器件能夠完全充電到設定的測試條件。
圖7.峰值電流與充電時間延遲關系圖示例，顯示了飽和點/充電時間延遲9
電子行業(yè)逐步采用JS-002
對于采用ESDA S5.3.1 CDM標準的公司，JS-002標準取代了S5.3.1，應將S5.3.1廢棄。對于先前使用JESD22-C101的公司，JEDEC可靠性測試規(guī)范文件JESD47(規(guī)定JEDEC電子元件的所有可靠性測試方法)最近進行了更新，要求用JS-002代替JESD22-C101(2016年末)。JEDEC會員公司轉換到JS-002的過渡時期現(xiàn)已開始。很多公司(包括ADI和Intel)已經(jīng)對所有新產(chǎn)品利用JS-002標準進行測試。
國際電工委員會(IEC)最近批準并更新了其CDM測試標準IS 60749-2812。此標準全盤納入JS-002作為其指定測試標準。
汽車電子理事會(AEC)目前有一個CDM小組委員會，其正在更新Q100-011(集成電路)和Q101-005(無源器件)車用器件CDM標準文件以納入JS-002，并結合AEC規(guī)定的測試使用條件。這些工作預計會在2017年底完成并獲批準。
結語
觀察ESDA提供的CDM ESD路線圖，可知在更高IO性能的驅(qū)動下，CDM目標級別會繼續(xù)降低。制造業(yè)對器件級CDM ESD耐受電壓的認知比以往任何時候都更重要，而來自不同CDM ESD標準的不一致產(chǎn)品CDM結果是無法傳達這一訊息的。ANSI/ESDA/JEDEC JS-002有機會成為第一個真正的適用于全行業(yè)的CDM測試標準。消除CDM測試頭放電路徑中的電容，可顯著改善放電波形的質(zhì)量。引入高帶寬示波器用于驗證，提高到五個測試條件波形驗證級別，以及保證適當?shù)某潆娧舆t時間——所有這些措施顯著降低了不同實驗室的測試結果差異，改善了站點間的可重復性。這對確保向制造業(yè)提供一致的數(shù)據(jù)至關重要。電子行業(yè)接受JS-002標準之后，將有能力更好地應對前方的ESD控制挑戰(zhàn)。
參考文獻
1. Roger J. Peirce。“ESD損害的最常見原因”。Evaluation Engineering，2002年11月。
2. ESD目標級別工業(yè)理事會。“工業(yè)理事會白皮書2：降低器件級CDM ESD規(guī)格和要求的一個案例”。EOS/ESD協(xié)會，2010年4月。
3. “JEP157：推薦ESD-CDM目標級別”。JEDEC，2009年10月。
4. EOS/ESD協(xié)會路線圖。
5. “JESD22-C101F：微電子器件靜電放電耐受閾值的場感應充電器件模型測試方法”。JEDEC，2013年10月。
6. “ANSI/ESD S5.3.1：靜電放電靈敏度測試——充電器件模型(CDM)器件級別”。EOS/ESD協(xié)會，2009年12月。
7. “AEC-Q100-011：充電器件模型(CDM)靜電放電測試”。汽車電子理事會，2012年7月。
8. “EIAJ ED-4701/300-2，測試方法305：充電器件模型靜電放電(CDM-ESD)”。日本電子與信息技術行業(yè)協(xié)會，2004年6月。
9. “ANSI/ESDA/JEDEC JS-002-2014：充電器件模型(CDM)器件級別”。EOS/ESD協(xié)會，2015年4月。
10. Alan W. Righter、Terry Welsher和Marti Ferris?！斑~向聯(lián)合ESDA/JEDEC CDM標準：方法、實驗和結果”。EOS/ESD論文集，2012年9月。
11. Theo Smedes、Michal Polweski、Arjan van IJzerloo、Jean-Luc Lefebvre和Marcel Dekker?！癈DM校準程序的隱患”。EOS/ESD論文集，2010年10月。
12. “IEC IS 60749-28，靜電放電(ESD)靈敏度測試——充電器件模型(CDM) - 器件級別”。國際電工委員會，2017年。
Alan Righter
Alan Righter
Alan [alan.righter@analog.com] is a senior staff ESD engineer in th corporate ESD department at Analog Devices, San Jose, CA. He works with ADI design/product engineering teams worldwide on whole chip ESD planning/design, ESD testing, ESD failure analysis, and EOS issues with internal and external customers. Prior to ADI, Alan was with Sandia National Laboratories, Albuquerque, NM for 13 years, where he was involved in IC design, test, product engineering, reliability testing, and failure analysis. Alan completed his B.S.E.E. and M.S.E.E. at Arizona State University in 1982 and 1984, respectively, and his Ph.D. at the University of New Mexico in 1996. In 2007, Alan joined all Standards Device Testing Working Groups (WG5.x) and is also a member of Systems and Simulators WG 14. He was appointed chair of WG 5.3.1, Charged Device Model, in 2008 and currently serves as ESDA Chairperson of the expanded Joint (ESDA/JEDEC) CDM Working Group, which recently completed the new ESDA/JEDEC Joint Standard JS-002. Alan is also currently Vice President of the ESD Association. Alan has been active in the EOS/ESD Symposium as author/co-author of 10 articles, and he is also currently ESDA Events Director. Alan also is active in the Industry Council on ESD Target Levels.
Alan [alan.righter@analog.com]是ADI公司位于美國加州圣何塞的企業(yè)ESD部的高級ESD工程師。他與ADI公司全球設計/產(chǎn)品工程團隊一起負責整個芯片的ESD規(guī)劃/設計、ESD測試、ESD故障分析以及內(nèi)部和外部客戶存在的EOS問題。加入ADI之前，Alan在Sandia National Laboratories(位于美國新墨西哥州阿爾伯克基市)工作了13年，參與了IC設計、測試、產(chǎn)品工程、可靠性測試和故障分析。Alan于1982年和1984年分別獲得亞利桑那州立大學電氣工程學士學位和電氣工程碩士學位，并于1996年獲得新墨西哥大學博士學位。2007年，Alan加入了所有的標準設備測試工作組(WG5.x)，同時也是系統(tǒng)和仿真器WG 14的成員。他于2008年被任命為WG 5.3.1(充電裝置模型)的主席，目前擔任擴展聯(lián)合(ESDA/JEDEC) CDM工作組的ESDA主席，最近完成了新的ESDA/JEDEC聯(lián)合標準JS-002。Alan目前也是ESD協(xié)會的副主席。作為10篇文章的作者/合著者，Alan一直積極參加EOS/ESD研討會，他目前也是ESDA事件總監(jiān)。Alan在ESD目標級別行業(yè)理事會中也很活躍。
Brett Carn
Brett Carn
Brett Carn [brett.w.carn@intel.com] joined Intel Corporation in 1999 and is a principal engineer in the Corporate Quality Network. He has actively worked in the field f device level ESD at Intel. In that role, Brett chairs the Intel ESD Council overseeing component level ESD and latch-up testing across all Intel sites worldwide, defining all internal tet specifications, eviewing all Intel ESD design rules, overseeing/defining the ESD taget levels for all Intel products worldwide, and leading postsilicon ESD debug on many products. In more recent years, Brett has also been actively involved with addressing EOS challenges. Prior to joining Intel, he worked for Lattice Semiconductor for 13 years, where he started working on ESD in the early 1990s. Since 2007, Brett has been a member of the Industry Council on ESD Target Levels and has helped author several white papers, and also served as the lead editor on four white papers. Brett is an active member of the ESDA and a current member of the ESDA Board of Directors. Brett is also a member of the ESDA Education Council, overseeing all online training, and is the current chair of the Technical and Advisory Support (TAS) Committee and a member of several ESDA working groups. Brett received his B.S. in electrical engineering from Portland State University in 1986.
Brett Carn [brett.w.carn@intel.com]于1999年加入英特爾公司，現(xiàn)在是企業(yè)質(zhì)量網(wǎng)絡的首席工程師。他一直關注英特爾器件級別ESD領域。作為首席工程師，Brett主持英特爾ESD理事會，負責全球所有英特爾網(wǎng)站的元件級別ESD和閂鎖測試，定義所有內(nèi)部測試規(guī)范，審查所有英特爾ESD設計規(guī)則，監(jiān)督/定義全球所有英特爾產(chǎn)品的ESD目標級別并領導許多產(chǎn)品的后晶片ESD調(diào)試。最近幾年，Brett還一直積極致力于解決EOS挑戰(zhàn)。加入英特爾之前，他在Lattice Semiconductor工作了13年，在20世紀90年代早期便開始從事ESD相關工作。從2007年開始，Brett一直是ESD目標級別行業(yè)理事會的成員，協(xié)助撰寫了數(shù)本白皮書，同時擔任四本白皮書的責任編輯。Brett是ESDA的積極成員，目前也是ESDA董事會的成員之一。Brett也是ESDA教育委員會的成員，負責監(jiān)督所有在線培訓，目前是技術和咨詢支持(TAS)委員會的主席以及幾個ESDA工作組的成員。Brett于1986年獲得波特蘭州立大學電氣工程學士學位。
The EOS/ESD Association
EOS/ESD協(xié)會
The EOS/ESD Association is the largest industry group dedicated to advancing the theory and the practice of ESD avoidance, with more than 2000 members worldwide. Readers can learn more about the Association and its work at
EOS/ESD協(xié)會是最大的行業(yè)組織，致力于實施ESD保護理論和實踐，在全球擁有2000多名成員。
（轉載）
