創(chuàng)意電子專精于為客戶提供適當的方法、技術和設計流程，以強化生產力并降低風險。創(chuàng)意電子周延的IP產品與服務系列，搭配IP生態(tài)系統(tǒng)(IP Eco-System)中的伙伴供應商，實現新興技術與接口的快速采用，同時縮減客戶的上市前置時間與SoC開發(fā)風險，并確保符合各種標準規(guī)范。
當今的IC設計大幅增加了許多功能，必須運用既有的驗證有效IP組件，以滿足上市前置時間的要求。但是，由于功能要求與技術制程的差異，各公司必須提供的IP種類太多。創(chuàng)意電子的IP生態(tài)系統(tǒng)(IP Eco-System)為整體解決方案之一環(huán)，讓客戶能夠便于選擇及使用GUC創(chuàng)意電子、TSMC臺積電公司和其它IP供應商的產品，為設計人員提供最廣泛的設計選擇，以實時而且高成本效益的方式，完成自己的專案。
創(chuàng)意電子專精于為客戶提供適當的方法、技術和設計流程，以強化生產力并降低風險。創(chuàng)意電子周延的IP產品與服務系列，搭配IP生態(tài)系統(tǒng)(IP Eco-System)中的伙伴供應商，實現新興技術與接口的快速采用，同時縮減客戶的上市前置時間與SoC開發(fā)風險，并確保符合各種標準規(guī)范。
創(chuàng)意電子通過芯片驗證的IP為設計人員提供各式各樣可合成的設計實現IP、PHYs與驗證IP，適用于ASIC、FPGA與SoC設計。創(chuàng)意電子自家的IP陣容涵蓋匯流排接口、混合訊號、AD/DA、多媒體、電源管理與SERDES。
而創(chuàng)意電子在2011第1季進入量產階段有兩項最重要的IP技術，一為高速傳輸接口(High Speed SerDes)，另一為DDR存儲器接口技術。
一、先進高速傳輸接口
創(chuàng)意電子已經成功開發(fā)先進高速傳輸接口，如：PCI-e 3.0、USB 3.0、SATA 3.0以及最尖端的10G+ SerDes技術。
創(chuàng)意電子的10G+ SerDes技術已進入客戶量產階段。此技術的應用主要針對兩方面的市場：(1)光纖到戶(Fiber-to-the-Home) EPON/GPON 應用；(2)40G-100G網絡通信(Networking Communication)短程short range (XFI) 或長程背板互連long range backplane (10G Base-KR) interconnect應用。此技術運用TX/RX equalization的方法來符合 1m FR4 背板的需求，而且用LC-tanked PLL達到非常低的抖動時脈(clocking )(<200fs RJ,rms)，功耗(200mW per 10Gbps lane)。這個IP研究發(fā)展對大陸漸趨熱門的光纖到戶(FTTH)和高速網通的市場頗具重要性。臺灣和大陸因兩岸經濟合作架構協(xié)定(ECFA)有更密切的合作關系，創(chuàng)意電子的IP提供大陸SoC市場更多的選擇，可減少對美國、日本或韓國IP的依賴。
創(chuàng)意電子的10G+ SerDes技術提供以下相當具有競爭力的優(yōu)勢：(1)尖端 40nm制成工藝及 28nm的IP移植；(2)超低功耗 (<200pJ per bit)；(3)LC-tanked PLL達到非常低的抖動時脈 (<200fs RJ,rms)；(4)RX均衡(equalization)兼?zhèn)銫TLE和DFE并支持短程(SR)和長程(LR)；(5)面積具有競爭力；(6)全數碼化的CDR有低功耗及容易移植的好處；(7)高度可擴展線寬(highly scalable lane widths)以及線速率(lane speed)；(8)縮短鎖定時間跟寬松鎖定范圍的PLL與CDR。
二、DDR 1600+ 存儲器技術
創(chuàng)意電子已經開發(fā)生產高價值、高度可移植到不同制程的DDR存儲器IP技術，可支持高達1,600Mbps和工作延伸到2,133+ Mbps。此DDR IP整體解決方案包括DDR存儲器控制器以及物理層(包括IO/ PLL / DLL)和完整的封裝 /電路板設計準則。它可以同時支持flip chip芯片和wire bond芯片封裝，此技術優(yōu)化SSO至最低限度。創(chuàng)意電子的IP設計團隊計畫2011年開始擴大在大陸的研發(fā)中心，為更多的客戶支持IP和SoC的服務。
創(chuàng)意電子的DDR技術提供了以下競爭優(yōu)勢：(1)整體解決方案：控制器和PHY已經實際驗證；(2)支持DDR2存儲器最高達 800Mbps和DDR3高達1,600Mbps；(3)同時支持flip chip芯片和wire bond芯片；(4)支持gate training和data eye training；(5)線寬(Lane Width)和速度可調整；(6)物理層的核心主要是基于方便的RTL IP技術；(7)40nm G/LP技術移植到28nm可達2,133+ Mbps；(8)支持AHB/AXI以及ECC；(9)支持DFI的2.1接口。
（轉載）
