現(xiàn)在，汽車電視接收機(jī)不僅能夠接收模擬電視信號（它仍將在城市以外的地區(qū)繼續(xù)存在數(shù)年），而且也能夠接收和處理DVB T信號。在柏林推出的DVB T（地面數(shù)字廣播）數(shù)字電視也已經(jīng)影響到汽車娛樂系統(tǒng)中的電視接收。Hirschmann Electronics已經(jīng)開發(fā)出基于FPGA的“混合電視接收機(jī)”，以滿足此類新興的需求。新的混合接收機(jī)還采用了改進(jìn)的分集算法，獲得更好的模擬接收質(zhì)量。
最初規(guī)劃的模擬電視發(fā)射機(jī)是面向固定的家庭用戶，在屋頂上安裝定向天線就可以收到清晰的圖像。然而，用于移動(dòng)電視接收的天線通常安放得都更低。不僅天線高度不一，而且由于接收的信號隨著汽車的運(yùn)行路線不斷地變化，在這種情況下也無法使用定向天線。另外，由于信號經(jīng)建筑物或其它車輛的散射和折射，接收的信號會(huì)相互疊加。這樣會(huì)導(dǎo)致信號的損失（Rayleigh幅度分布）。
德國（柏林）第一代DVB T網(wǎng)絡(luò)是為便攜接收而不是移動(dòng)接收而設(shè)計(jì)的。因此，要獲得令人滿意的車內(nèi)電視接收效果需要具有多天線的“分集”系統(tǒng)。例如，使用“掃描分集”技術(shù)，系統(tǒng)自行控制在不同天線之間切換，選擇具有最高接收電平的天線。對于模擬電視，因?yàn)橐曨l和聲音的載波相差5MHz，且受到不同源的干擾，所以可以分別對視頻和聲音進(jìn)行這種切換。
Hirschmann的接收機(jī)為疊加接收信號的模擬電視設(shè)計(jì)了一個(gè)改良的專用過程。首先掃描信號，然后對時(shí)間同步，之后測算每個(gè)獨(dú)立信號的質(zhì)量。采用這種測試方法確定“權(quán)重因子”。這些權(quán)重因子乘以每個(gè)接收信號。這種處理過程得到的信號比單一的最佳接收信號具有更好的信噪比。
DVB T接收機(jī)天線采用MRC（最大比值合并）分集。采用這種方式，將最佳的載波信號組合形成輸出信號，即使車輛的運(yùn)行速度超過100Km/h（60mph）也能確保汽車電視獲得良好的接收質(zhì)量。
頻率分集的作用獨(dú)立于天線分集：在接收過程中，Hirschmann混合電視接收機(jī)無需對用戶部分作任何操作，就掃描發(fā)射機(jī)情況。如果發(fā)現(xiàn)某個(gè)信道承載同樣的內(nèi)容，但接收質(zhì)量更好，設(shè)備會(huì)自動(dòng)切換到這個(gè)新的信道。這樣用戶就可以在旅行過程中連續(xù)不斷地觀看節(jié)目，而不必當(dāng)汽車經(jīng)過某個(gè)發(fā)射臺覆蓋范圍時(shí)手動(dòng)調(diào)諧。
接收機(jī)體系
電路框圖是采用三路接收的Hirschmann混合電視接收機(jī)示例。雖然系統(tǒng)可以增減可能的接收通道數(shù)量，一般推薦兩至四個(gè)通道。接收通道數(shù)量越多會(huì)改善接收質(zhì)量，但同時(shí)也會(huì)增減系統(tǒng)硬件和軟件復(fù)雜性。
調(diào)諧器使用的輸入信號是從集成天線接收到的RF信號――碟形天線通常通過受控放大器接到單獨(dú)的調(diào)諧器上。調(diào)諧器是混合調(diào)諧器，可接收任何標(biāo)準(zhǔn)的模擬信號和DVB T信號。對于模擬接收，調(diào)諧器中會(huì)集成相應(yīng)的解調(diào)器。在模擬接收過程中，模數(shù)轉(zhuǎn)換器掃描模擬視頻和音頻信號，將其送往混合接收機(jī)的FPGA器件。
在DVB-T接收過程中，編碼正交頻分復(fù)用器（COFDM）解調(diào)器將送出MPEG數(shù)據(jù)流。獨(dú)立的COFDM解調(diào)器連接在一起，實(shí)現(xiàn)所需的MRC分集，優(yōu)化MPEG數(shù)據(jù)流。MPEG解碼器從MPEG數(shù)據(jù)流中提取出視頻、音頻和數(shù)據(jù)信號。然后這些信號也送往FPGA。MPEG解碼器連接著外部SDRAM存儲(chǔ)器。
用FPGA進(jìn)行數(shù)字信號處理
所有的數(shù)字信號處理，包括模擬視頻和聲音的天線分集、基帶聲音處理、電文譯碼和其它數(shù)據(jù)內(nèi)容如視頻節(jié)目系統(tǒng)（VPS）、管理和存儲(chǔ)SDRAM存儲(chǔ)器中的這些信息以及通過串口和控制主機(jī)通信等，都可以在Altera Cyclone EP1C12 FPGA中完成。Cyclone FPGA不僅提供了邏輯和算術(shù)功能，其中的RAM也可以用于諸如FIFO等功能。
Hirschmann分集接收機(jī)的設(shè)計(jì)者充分利用Altera的開發(fā)工具，創(chuàng)建支持系統(tǒng)功能所需的復(fù)雜單元。例如，Altera的FIR編譯器能自動(dòng)生成有限沖激響應(yīng)濾波器（FIR），SOPC Builder工具能生成控制器系統(tǒng)。該控制器包括Nios嵌入處理器，以及RAM、串口和SDRAM控制器。FPGA的配置數(shù)據(jù)存放在EPCS4串行Flash存儲(chǔ)器中，當(dāng)接收機(jī)打開時(shí)加載到FPGA中。
FPGA處理的圖形數(shù)據(jù)發(fā)送給數(shù)模轉(zhuǎn)換器，在電視屏上顯示模擬信號。從FPGA送出的音頻數(shù)字信號送給MOST接收機(jī)，然后送給MOST總線。當(dāng)用戶通過MMI輸入控制指令，這些指令也會(huì)通過MOST總線發(fā)送給收發(fā)信機(jī)。主機(jī)控制器和接收機(jī)的可配置部分之間進(jìn)行通信，管理整個(gè)系統(tǒng)的控制功能。
低成本的FPGA
Hirschmann電視接收機(jī)中使用的低成本Cyclone EP1C12器件有12,000多個(gè)邏輯單元和234Kbit的嵌入存儲(chǔ)器。該系列中的所有五個(gè)器件都有汽車溫度范圍（-40°C至+125°C）的產(chǎn)品。這些器件中的嵌入存儲(chǔ)器由多個(gè)4,608bit的存儲(chǔ)塊組成，可以快速地訪問本地的數(shù)據(jù)存儲(chǔ)器資源。每個(gè)存儲(chǔ)塊支持多種配置，包括真雙口和單口RAM、ROM和FIFO。由于Cyclone FPGA提供了專用接口，能夠很容易地配置為同DDR-SDRAM或FCRAM通信。該接口具有高達(dá)266Mbps的快速可靠的數(shù)據(jù)傳送性能。
Cyclone器件系列具有八個(gè)低偏移的全局時(shí)鐘網(wǎng)，它們分布在整個(gè)芯片內(nèi)，由四個(gè)專用時(shí)鐘管腳饋入。對于整個(gè)系統(tǒng)的時(shí)鐘管理，器件的PLL（每個(gè)有三個(gè)輸出抽頭）也能夠勝任頻率合成和相位偏移的工作。
內(nèi)嵌處理器的FPGA系統(tǒng)
Cyclone FPGA顯然是為基于處理器的應(yīng)用進(jìn)行了優(yōu)化，尤其是能從嵌入軟核處理器如Altera的Nios處理器中受益的應(yīng)用。典型的Nios控制器系統(tǒng)由一個(gè)CPU、片內(nèi)RAM和ROM、一個(gè)外部存儲(chǔ)控制器和許多串行和并行接口組成。這樣一個(gè)基于Nios的系統(tǒng)需要大約1,500個(gè)邏輯單元（LE），占用Cyclone EP1C12器件有效邏輯資源的12.5%。
所有的Nios模塊都可以通過多主交換陣列連接到Avalon總線上。Nios處理器是一款五級流水線的16或32位RISC處理器，基于數(shù)據(jù)和地址總線完全分離的Harvard結(jié)構(gòu)。Avalon交換陣列完全支持以上種總線。Nios處理器的同步接口，低的資源利用率和優(yōu)化的性能使之極其適合于在可編程邏輯中實(shí)現(xiàn)。其它的特性包括多達(dá)512個(gè)寄存器的大型寄存器組和多達(dá)64個(gè)優(yōu)先級可調(diào)的中斷。
Nios處理器的用戶也可自行為Nios處理器設(shè)計(jì)增加專用指令。這些指令是由用戶定義在硬件中實(shí)現(xiàn)的處理器命令。例如，在軟件中估計(jì)需要80個(gè)時(shí)鐘周期的乘法功能若以專用指令執(zhí)行只需要兩個(gè)周期。這樣就能將諸如加速信號處理任務(wù)等各種功能集成到指令集中，能夠處理多達(dá)五條不同的指令。系統(tǒng)設(shè)計(jì)者使用Altera的SPOC Builder工具自動(dòng)創(chuàng)建Nios系統(tǒng)單元之間的接口邏輯，為其分配一個(gè)空閑的操作碼，并生成所有所需的C和匯編器的宏。
Nios處理器的設(shè)計(jì)環(huán)境包括參數(shù)化硬件描述和自適應(yīng)的軟件開發(fā)環(huán)境。Altera器件如Cyclone、Stratix、Stratix GX和HardCopy器件能夠?qū)崿F(xiàn)Nios處理器。典型的FPGA內(nèi)的Nios處理器性能在50至125MIPS之間。Nios軟核處理器支持的操作系統(tǒng)包括ATI Nucleus，uC/OSII和KROS。
可編程系統(tǒng)（SOPC）設(shè)計(jì)
設(shè)計(jì)者使用Altera的SOPC Builder工具能以簡單的按部就班的方式生成期望的系統(tǒng)。首先，選擇用于處理的CPU――本例中是Nios結(jié)構(gòu)。然后設(shè)置不同的結(jié)構(gòu)特性配置處理器。最重要的參數(shù)包括：
數(shù)據(jù)總線寬度
寄存器組大小
硬件支持的算術(shù)功能（如乘法）
性能或尺寸優(yōu)化
支持操作系統(tǒng)
專用指令（除法，浮點(diǎn)單元，FFT和其它）
CPU經(jīng)裁剪符合預(yù)期的系統(tǒng)需求，設(shè)計(jì)者只需要建立Nios控制系統(tǒng)所需的接口。輔以圖形用戶接口，由齊全的不同模塊的庫構(gòu)建所需的系統(tǒng)。接口庫包括器件使用的IP核和Altera IP合作者提供的模塊。也可以將專用模塊添加到模塊列表中，以后該模塊就可以成為特定用戶群的標(biāo)準(zhǔn)塊。
每個(gè)IP模塊用各自編程掩碼進(jìn)行參數(shù)配置。在這一過程中，模塊會(huì)根據(jù)設(shè)置的數(shù)據(jù)總線寬度進(jìn)行調(diào)整，對它的功能進(jìn)行控制，或?qū)μ囟ǖ膽?yīng)用進(jìn)行優(yōu)化。例如，FIR濾波器的抽頭和系數(shù)可以調(diào)整，以滿足分集電視接收機(jī)的特定需求。
下一步是將功能模塊和CPU連接。首先，以圖形方式生成內(nèi)部總線系統(tǒng)，連接接口模塊和CPU，分配地址范圍和中斷。這樣就設(shè)置了整個(gè)系統(tǒng)所需的必要單元，系統(tǒng)也隨之實(shí)現(xiàn)。
在硬件方面，Altera SOPC Builder生成網(wǎng)絡(luò)列表，VHDL或Verilog描述和仿真環(huán)境。在軟件方面，SOPC Builder自動(dòng)創(chuàng)建程序頭文件，庫以及接口并入程序環(huán)境所需的驅(qū)動(dòng)。
最后一步是將Nios設(shè)計(jì)集成到PLD中，編寫應(yīng)用程序，將系統(tǒng)及庫和操作系統(tǒng)合成在一起，對目標(biāo)系統(tǒng)進(jìn)行編程。所有這些步驟都將在Quartus II集成開發(fā)環(huán)境中完成，該環(huán)境也可用于最后的驗(yàn)證和調(diào)試階段。
數(shù)字電視開發(fā)的下一目標(biāo)
未來Hirschmann計(jì)劃將其它的數(shù)字標(biāo)準(zhǔn)如ISDB T（日本）和ATSC（USA）集成到該系統(tǒng)中。Hirschmann也在研究“天線底部接收機(jī)”的概念，即接收機(jī)位于天線的底部。這種布置可以不需要RF饋線和放大器，從而進(jìn)一步改善接收質(zhì)量。將接收機(jī)的部分硬件轉(zhuǎn)換為軟件，這樣可以通過軟件對不同的廣播服務(wù)進(jìn)行配置。
這樣的軟件無線電是基于一致的硬件平臺，這樣整個(gè)系列接收機(jī)的衍生品可以在很大的頻率范圍內(nèi)由軟件進(jìn)行調(diào)整、配置和使用。軟件無線電的概念要求在天線上之間掃描廣播信號，然后在數(shù)字域上進(jìn)行全部的后續(xù)處理。現(xiàn)在，還無法實(shí)現(xiàn)這種意義上的軟件無線電，因?yàn)闊o法達(dá)到所需的系統(tǒng)處理性能，最重要的是根本無法提供模數(shù)變換器所需的很高的采樣頻率。不過，以近乎中頻工作的軟件無線電子集現(xiàn)在可能已經(jīng)很明確了。由于這種無線電技術(shù)具有令人滿意的質(zhì)量和便利的特性，很可能很快就會(huì)配置到新的轎車中。
（轉(zhuǎn)載）
