伯克利設(shè)計自動化公司(Berkeley Design Automation)最近發(fā)布兩款新產(chǎn)品,即模擬FastSpice和RF FastSpice。這兩款產(chǎn)品在保持原有Spice精度的同時,可將Spice仿真速度提高5到10倍。它們主要瞄準一些先進的應(yīng)用,比如采用納米硅技術(shù)的千兆赫茲的IC設(shè)計。
伯克利設(shè)計自動化公司創(chuàng)建于2005年。公司首個產(chǎn)品是采用“精確電路分析”技術(shù)的PLL噪聲分析儀,該產(chǎn)品基于公司某位創(chuàng)始人的博士論文。該技術(shù)的增強版本被應(yīng)用于FastSpice產(chǎn)品中,而以前作為獨立工具的PLL噪聲分析儀則成為了RF FastSpice附帶的一個選件。
“我們一直致力于培養(yǎng)全面、先進的模擬和RF驗證能力。”該公司首席行政官Paul Estrada表示,“我們決定專注于異常艱難的市場,即鎖相環(huán)噪聲仿真,從此處切入市場,并進一步檢驗我們的技術(shù)?！蹦壳安死O(shè)計自動化公司擁有包括松下、NEC、Faraday、富士通和Thine Electronics在內(nèi)的10多家客戶。該公司認為擴大其技術(shù)的應(yīng)用范圍的時候已經(jīng)到了。
快速Spice仿真器以前就有,但伯克利設(shè)計自動化公司的產(chǎn)品是全新產(chǎn)品,Estrada指出?！半m然同樣是快速Spice仿真產(chǎn)品,但我們的精度完全符合Spice精度要求,絕對不會有絲毫的折扣?！彼f,“而目前市場上的每個快速Spice仿真器都做了假設(shè)和近似,要犧牲一定的精度才能獲得更高的性能。”
目前的快速Spice仿真器主要用于數(shù)字設(shè)計,Estrada表示。它們需要在模塊級進行廣泛“調(diào)整”才能處理多個頻率,模擬設(shè)計師可能用它們進行功能驗證,但不能利用它們獲得準確的測量,Estrada表示,這種仿真器一般聲稱在Spice精度的1%或2%內(nèi),不足以用于模擬測量。他還說:“用戶關(guān)注的精度已經(jīng)到了毫伏級,因此我們也必須達到這一精度級別。”
伯克利設(shè)計自動化公司的新產(chǎn)品通過“多速率”瞬態(tài)引擎處理多頻信號,不需要做調(diào)整就能返回準確的測量結(jié)果。“該產(chǎn)品可用于所有先進的模擬和RF設(shè)計?！盓strada說,“我們正在尋找目前市場上的仿真工具無法勝任的應(yīng)用；盡管目前用戶也在使用Spice工具和RF仿真工具,但是用起來相當艱難?！?
模擬FastSpice的瞬態(tài)引擎具有時域分析功能。它能進行直流、交流和線性噪聲分析。RF FastSpice增加了隨機非線性引擎、諧波平衡引擎、統(tǒng)一的時間與頻率分析和周期分析功能。它還能提供周期性穩(wěn)態(tài)、交流、傳輸函數(shù)和噪聲分析以及振蕩器相位噪聲和抖動分析。
不過伯克利設(shè)計自動化公司并不主張把它的這兩款新產(chǎn)品直接作為Spice的替代品。公司的策略是為那些難度較大、可能需要數(shù)小時仿真時間的模塊提供附加功能,Estrada表示。
FastSpice產(chǎn)品與Cadence設(shè)計系統(tǒng)公司的模擬設(shè)計環(huán)境集成在一起,無需專門的模型。它們兼容新思科技的HSpice網(wǎng)表和Cadence的Spectre網(wǎng)表,可接收Verilog-A的S參數(shù)和BSIM模型?！八鼈兗嫒菽壳霸O(shè)計師使用的所有參數(shù)?！盓strada說。
仿真器采用完整的Spice矩陣解決方案,保證100%的Spice精度。如果用戶發(fā)現(xiàn)有一例不是這樣的情況,公司將作為缺陷加以修正,Estrada表示。
加速起始于多速率瞬態(tài)引擎,Estrada指出。現(xiàn)有的Spice和快速Spice仿真器使用的是單速率引擎,這兩種仿真器要么精確高但很慢(Spice),要么是速度快(快速Spice)但精確不高。要想使用現(xiàn)有的快速Spice仿真器,設(shè)計師必須對模塊進行“調(diào)整”,將它們分解成接近恒定頻率的一個個小模塊。
“發(fā)現(xiàn)這些問題后,考慮到有許多的多速率設(shè)計,因此我們開發(fā)了多速率引擎。”Estrada說道,“這是一個相當棘手的數(shù)學(xué)問題,不過如果你有堅實的數(shù)學(xué)基礎(chǔ),就肯定能實現(xiàn)完美的精度和更高的性能。”
伯克利設(shè)計自動化公司在前不久舉行的RFIC研討會上提交的一篇論文中,宣布了該公司在解決具有非常離散的時常數(shù)的“高難”微分方程方面取得的進展。文章中指出,通過把拒絕的時間步數(shù)減到最少,可以減少迭代次數(shù),而且在電路中相對休止期間,還可以對時間步數(shù)和積分階數(shù)進行修改。
富士通和Thine公司正在使用FastSpice產(chǎn)品,伯克利公司透露道。這些產(chǎn)品已可交付使用,其中Analog FastSpice的起價為95,000美元,而RF FastSpice要在此基礎(chǔ)上再加40,000美元。
圖:FastSpice符合標準流程,能夠?qū)崿F(xiàn)100% Spice精度條件下的快速仿真
作者:葛立偉
（電子工程專輯）
